Cadence与台积电合作研发新款射频集成电路解决方案 可优化汽车生产与创新

盖世汽车讯 9月25日，Cadence Design Systems宣布与台积电（TSMC）合作，将其新款Cadence® Virtuoso®平台集成于台积电N16毫米波以及N6RF设计参考流程，并为N4PRF设计参考流程提供额外支持。

Cadence与台积电长期合作的最新进展如下，客户现在可以使用N16、N6以及N4PRF上完整的射频设计参考流程，以研发优化的、可靠的下一代RFIC（射频集成电路）设计，从而用于移动设备、汽车、医疗健康以及航空领域的雷达、5G以及WiFi-7无线应用。两家公司的客户已在使用设计参考流程以及相应的台积电工艺设计工具包（PDK），以开展RFIC设计项目。

Cadence的RFIC解决方案支持台积电的先进工艺且具备自动化功能，可帮助顾客减少研发时间以及将关键射频功能集成至设计中的时间。该解决方案支持各领域中的射频设计，包括无源器件建模（passive device modeling）、辅助布局自动化以及电磁仿真（EM simulation）。

图源自Cadence官网

上述参考流程由最新版本的Cadence Virtuoso Schematic Editor提供支持，可带来较高的生产力优势。此外，这些参考流程可实现Cadence EMX® Planar 3D Solver与Quantus™ Smart View工具间的无缝集成，可在没有寄生数重复的情况下实现全电路提取（full-circuit extraction）。这些参考流程得到新优化后，可以在技术节点之间迁移原理图时使用目的映射来实现智能设备扩展。目的映射可帮助设计师把握设备的功能，以便在工艺迁移时根据电路功能进行正确缩放。此外，新功能提供了对设计敏感的宝贵见解，例如管理拐仿真（corner stimulation）、实现中心级设计以及电路优化。这些参考流程还包括Cadence Virtuoso ADE Suite、及集成的Spectre® X Simulator以及射频选项（RF Option）。

台积电设计基础架构管理部门主管Dan Kochpatcharin表示：“在我们与Cadence长期且富有成效的合作中，我们一直致力于通过设计流程提高客户生产力及创新能力，这些流程可简化并加速先进集成电路（ICs）的研发。通过将Cadence技术集成到我们领先的射频设计流程中，客户可满足对下一代RFICs的需求，即为移动应用、5G及WiFi-7应用提供低功耗、高性能的连接。

Cadence高级副总裁兼定制集成电路及印刷电路板部门总经理Tom Beckley表示：“台积电与我司的用户正面临快速研发RFIC设计的巨大压力，以满足人们对5G以及其它类型的无线连接的需求。在与台积电的合作过程中，Cadence已对射频参考流程进行升级，以充分利用我们所新发布的Virtuoso Studio的功能。我们不断倾听用户的建议，了解他们实际的设计需求，他们的反馈能帮助我们对流程进行调整，以便用户能够按时交付领先设计。”